<code id='1D232EE974'></code><style id='1D232EE974'></style>
    • <acronym id='1D232EE974'></acronym>
      <center id='1D232EE974'><center id='1D232EE974'><tfoot id='1D232EE974'></tfoot></center><abbr id='1D232EE974'><dir id='1D232EE974'><tfoot id='1D232EE974'></tfoot><noframes id='1D232EE974'>

    • <optgroup id='1D232EE974'><strike id='1D232EE974'><sup id='1D232EE974'></sup></strike><code id='1D232EE974'></code></optgroup>
        1. <b id='1D232EE974'><label id='1D232EE974'><select id='1D232EE974'><dt id='1D232EE974'><span id='1D232EE974'></span></dt></select></label></b><u id='1D232EE974'></u>
          <i id='1D232EE974'><strike id='1D232EE974'><tt id='1D232EE974'><pre id='1D232EE974'></pre></tt></strike></i>

          嘉盛资本通
          嘉盛资本通

          台积电:我能造1000W功耗巨型芯片!性能飙升40倍 台积电也在想尽办法应对

          时间:2025-09-19 09:55:22 来源:

          如今的台积高端计算芯片越来越庞大,台积电也在想尽办法应对,功耗如今正在深入推进CoWoS封装技术,巨型号称可以打造面积接近8000平方毫米 、芯片性功耗1000W级别的飙升倍巨型芯片 ,而性能可比标准处理器高出足足40倍。台积

          目前,功耗台积电CoWoS封装芯片的巨型中介层面积最大可以做到2831平方毫米,是芯片性台积电光罩尺寸极限的大约3.3倍——EUV极紫外光刻下的光罩最大可以做到858平方毫米,台积电用的飙升倍是830平方毫米  。

          NVIDIA B200、台积AMD MI300X等芯片,功耗用的巨型都是这种封装,将大型计算模块和多个HBM内存芯片整合在一起。芯片性

          明年或稍晚些时候 ,飙升倍台积电会推出下一代CoWoS-L封装技术,中介层面积可以做到4719平方毫米,是光罩极限的大约5.5倍 ,同时需要10000平方毫米(100x100毫米)的大型基板。

          它可以整合最多12颗HBM内存,包括下一代HBM4。

          这还不算完 ,台积电还计划进一步将中介层做到7885平方毫米,也就是光照极限的约9.5倍,并需要18000平方毫米的基板 ,从而封装最多4颗计算芯片 、12颗HBM内存,以及其他IP 。

          要知道 ,这已经超过了一个标准的CD光盘盒(一般142×125毫米)!

          仍然没完,台积电还在继续研究SoW-X晶圆级封装技术 ,目前只有Cerabras、特斯拉使用 。

          如此巨型芯片除了需要复杂的封装技术,更会带来高功耗  、高发热的挑战 ,台积电预计能达到1000W级别 。

          为此,台积电计划在CoWoS-L封装内的RDL中介层上 ,直接集成一整颗电源管理IC,从而缩短供电距离,减少有源IC数量,降低寄生电阻,改进系统级供电效率 。

          这颗电源管理IC会使用台积电N16工艺、TSV硅通孔技术制造。

          散热方面 ,直触式液冷 、浸没式液冷,都是必须要考虑的。

          另外,OAM 2.0模块形态的尺寸为102×165毫米,100×100毫米基板已经接近极限,120×150毫米就超过了 ,因此需要行业同步制定新的OAM形态标准 。

          更多内容请点击【综合】专栏